画面一：这主频100M的CPU才能正确处理70%，换200M主频的就没关系了

　　景象二：CPU用大一点的CACHE，就应当快了
点评：CACHE的增大，并不必然就致使体系机能的进步，在某些环境下封闭CACHE反而比利用CACHE还快。缘由是搬到CACHE中的数据必须获得屡次频频利用才会进步体系效力。以是在通讯体系中普通只翻开指令CACHE，数据CACHE即便翻开也只规模在局部存储空间，如仓库局部。同时也请求法式设想要统筹CACHE的容量及块巨细，这触及到关头代码轮回体的长度及跳转规模，若是一个轮回恰好比CACHE大那末一点点，又在频频轮回的话，那就惨了。

　　景象三：这么多使命究竟是用间断仍是用查问呢？仍是间断快些吧
点评：间断的及时性强，但不必然快。若是间断使命出格多的话，这个没加入来，前面又相继而至，一下子体系就将瓦解了。若是使命数目多但很频仍的话，CPU的很大精神都用在收支间断的开消上，体系效力极其低下，若是改用查问体例反而可极大进步效力，但查问偶然不能知足及时性请求，以是好的方式是在间断中查问，即进一次间断就把堆集的一切使命都处置完再加入。

　　景象四：存储器接口的时序都是厂家默许的设置装备摆设，不必点窜的
点评：BSP对存储器接口设置的默许值都是按激进的参数设置的，在现实利用中应连系总线任务频次和期待周期等参数停止公道分配。偶然把频次下降反而可进步效力，如RAM的存取周期是70ns，总线频次为40M时，设3个周期的存取时候，即75ns便可；若总线频次为50M时，必须设为4个周期，现实存取时候却加快到了80ns。

　　景象五：一个CPU处置不过去，就用两个散布处置，处置能力可进步一倍
点评：对搬砖头来讲，两小我应当比一小我的效力高一倍；对作画来讲，多一小我只能帮倒忙。利用几个CPU需对营业有较多的领会后能力必定，尽能够削减两个CPU间调和的价钱，使1+1尽能够靠近2，万万别小于1。

　　景象六：这个CPU带有DMA模块，用它来搬数据必定快
点评：真实的DMA是由硬件抢占总线后同时启动两头装备，在一个周期内这边读，何处些。但良多嵌入CPU内的DMA只是摹拟罢了，启动每次DMA之前要做不少筹办任务（设肇端地点和长度等），在传输时常常是先读到芯片内暂存，而后再写出去，即搬一次数据需两个时钟周期，比软件来搬要快一些（不须要取指令，不轮回跳转等额外任务），但若是一次只搬几个字节，还要做一堆筹办任务，普通还触及函数挪用，效力并不高。以是这类DMA只对大数据块才合用。