以下是《电子工程专辑》网站服装服装论坛t.vhao.nett.vhao.netPCB设想技能一切FAQ，飞越无穷版主清算并同享。 

Q:
叨教就你小我概念而言：针对摹拟电路（微波、高频、低频）、数字电路（微波、高频、低频）、摹拟和数字夹杂电路（微波、高频、低频），今朝PCB设想哪种EDA东西有较好的机能价钱比（含仿真）？能否别离申明。 
A:
限于自己利用的领会，没法深切地比拟EDA东西的机能价钱比，挑选软件要根据所利用规模来讲，我主意的准绳是够用就好。
惯例的电路设想，INNOVEDA 的 PADS 就很是不错，且有共同用的仿真软件，而这类设想常常占有了70%的利用场所。在做高速电路设想，摹拟和数字夹杂电路，接纳Cadence的处置计划该当属于机能价钱比拟好的软件，固然Mentor的机能仍是很是不错的，出格是它的设想流程办理方面该当是为优异的。
以上概念纯属小我概念！

Q:
当一个体系中既存在有RF小旌旗灯号，又有高速时钟旌旗灯号时，凡是咱们接纳数/模分隔规划，经由过程物理断绝、滤波等体例削减电磁搅扰，可是如许对小型化、高集成和减小规划加工本钱来讲固然倒霉，并且成果仍然不必然对劲，由于不论是数字接地仍是摹拟接地点，后城市接到机壳地上去，从而使得搅扰经由过程接地耦合到前端，这是咱们很是头痛的题目，想就教专家这方面的方式。 
A:
既有RF小旌旗灯号，又有高速时钟旌旗灯号的环境较为庞杂，搅扰的缘由须要做细心的阐发，并呼应的测验考试用差别的体例来处置。要根据详细的利用来看，能够测验考试一下以下的体例。
0：存在RF小旌旗灯号，高速时钟旌旗灯号时，起首是要将电源的供给分隔，不宜接纳开关电源，能够选用线性电源。
1：挑选RF小旌旗灯号，高速时钟旌旗灯号此中的一种旌旗灯号，毗毗连纳屏障电缆的体例，该当能够。
2：将数字的接地点与电源的地相连（请求电源的断绝度较好）,摹拟接地点接到机壳地上。
3：测验考试接纳滤波的体例去除搅扰。

Q:
线路板设想若是斟酌EMC，肯定进步不少本钱。叨教若何尽能够的答道EMC请求，又不致带太大的本钱压力？感激。 
A:
在现实利用中仅仅依托印制板设想是没法从底子上处置题目的，可是咱们能够经由过程印制板来改良它：
公道的器件规划，首要是理性的器件的支配，尽能够的短的布线毗连，同时公道的接地分派，在能够的环境下将板上一切器件的 Chassis ground 用特地的一层毗连在一路，设想特地的并与装备的外壳慎密相连的连系点。在挑选器件时，应就低不就高，用慢不必快的准绳。

Q:
我但愿PCB方面：
1.做PCB的主动布线。
2.（1）+热阐发
3.（1）+时序阐发
4.（1）+阻抗阐发
5.（1）+（2）+（3）
6.（1）+（3）+（4）
7.（1）+（2）+（3）+（4）
我该当若何挑选，才能获得好的性价比。我但愿PLD方面： VHDL编程--》仿真--》综合--》下载等步骤，我是别离用自力的东西好？仍是用PLD芯片厂家供给的集成环境好？

A: 
今朝的pcb设想软件中，热阐发都不是刚强，以是并不倡议选用，别的的功效1.3.4能够挑选PADS或Cadence机能价钱比都不错。
PLD的设想的初学者能够接纳PLD芯片厂家供给的集成环境，在做到百万门以上的设想时能够选用单点东西。

Q:
pcb设想中须要注重哪些题目？ 
A:
PCB设想时所要注重的题目跟着利用产物的差别而差别。就象数字电路与仿真电路要注重的处所不尽不异那样。以下仅大要的几个要注重的准绳。
1、PCB层叠的决议；包含电源层、地层、走线层的支配，各走线层的走线标的目的等。这些城市影响旌旗灯号品德，乃至电磁辐射题目。
2、电源和地相干的走线与过孔(via)要尽能够宽，尽能够大。
3、差别特征电路的地区设置装备摆设。杰出的地区设置装备摆设对走线的难易，乃至旌旗灯号品德都有相称大的干系。
4、要共同出产工场的制作工艺来设定DRC (Design Rule Check)及与测试相干的设想(如测试点)。
别的与电气相干所要注重的题目就与电路特征有相对的干系，比方，即便都是数字电路，是不是注重走线的特征阻抗就要视该电路的速率与走线是非而定。

Q:
在高速PCB设想时咱们利用的软件都只不过是对设置好的EMC、EMI法则停止查抄，而设想者该当从那些方面去斟酌EMC、EMI的法则呢若何设置法则呢我利用的是CADENCE公司的软件。 
A: 
普通EMI/EMC设想时须要同时斟酌辐射(radiated)与传导(conducted)两个方面. 前者归属于频次较高的局部(>30MHz)后者则是较低频的局部(<30MHz). 以是不能只注重高频而疏忽低频的局部.
一个好的EMI/EMC设想必须一起头规划时就要斟酌到器件的地位, PCB迭层的支配, 主要联机的走法, 器件的挑选等, 若是这些不事先有较佳的支配, 过后处置则会事半功倍, 增添本钱. 比方时钟发生器的地位尽能够不要靠近对外的毗连器, 高速旌旗灯号尽能够走内层并注重特征阻抗婚配与参考层的持续以削减反射, 器件所推的旌旗灯号之斜率(slew rate)尽能够小以减低高频成份, 挑选去耦合(decoupling/bypass)电容时注重其频次呼应是不是合适须要以下降电源层噪声. 别的, 注重高频旌旗灯号电流之回流途径使其回路面积尽能够小(也便是回路阻抗loop impedance尽能够小)以削减辐射. 还能够用朋分地层的体例以节制高频噪声的规模. 后, 恰当的挑选PCB与外壳的接地点(chassis ground)。

Q: 
线路板设想若是斟酌EMC，肯定进步不少本钱。叨教若何尽能够的答道EMC请求，又不致带太大的本钱压力？感激。 
A: 
PCB板上会因EMC而增添的本钱凡是是因增添地层数量以加强屏障效应及增添了ferrite bead、choke等按捺高频谐波器件的缘由。除此以外，凡是仍是需搭配别的机构上的屏障规划才能使全部体系经由过程EMC的请求。以下仅就PCB板的设想技能供给几个下降电路发生的电磁辐射效应。
1、尽能够选用旌旗灯号斜率(slew rate)较慢的器件，以下降旌旗灯号所发生的高频成份。 
2、注重高频器件摆放的地位，不要太靠近对外的毗连器。
3、注重高速旌旗灯号的阻抗婚配，走线层及其回流电流途径(return current path)， 以削减高频的反射与辐射。
4、在各器件的电源管脚支配充足与恰当的去耦合电容以和缓电源层和地层上的噪声。出格注重电容的频次呼应与温度的特征是不是合适设想所需。
5、对外的毗连器四周的地可与地层做恰当朋分，并将毗连器的地就近接到chassis ground。
6、可恰当利用ground guard/shunt traces在一些出格高速的旌旗灯号旁。但要注重guard/shunt traces对走线特征阻抗的影响。
7、电源层比地层内缩20H，H为电源层与地层之间的间隔。

Q:
在高速PCB设想时为了防止反射就要斟酌阻抗婚配，但由于PCB的加工工艺限定了阻抗的持续性而仿真又仿不到，在事理图的设想时若何来斟酌这个题目？别的对IBIS模子，不知在那边能供给比拟精确的IBIS模子库。咱们从网上下载的库大大都都不太精确，很影响仿真的参考性。 
A:
在设想高速PCB电路时，阻抗婚配是设想的因素之一。而阻抗值跟走线体例有相对的干系， 比方是走在外表层(microstrip)或内层(stripline/double stripline)，与参考层(电源层或地层)的间隔，走线宽度，PCB材质等均会影响走线的特征阻抗值。也便是说要在布线后才能肯定阻抗值。普通仿真软件会因线路模子或所利用的数学算法的限定而没法斟酌到一些阻抗不持续的布线环境，这时辰候在事理图上只能预留一些terminators(端接)，如串连电阻等，来和缓走线阻抗不持续的效应。真正底子处置题目的体例仍是布线时尽能够注重防止阻抗不持续的发生。
IBIS模子的精确性间接影响到仿真的成果。根基上IBIS可当作是现实芯片I/O buffer等效电路的电气特征材料，普通可由SPICE模子转换而得 (亦可接纳丈量， 但限定较多)，而SPICE的材料与芯片制作有相对的干系，以是一样一个器件差别芯片厂商供给，其SPICE的材料是差别的，进而转换后的IBIS模子内之材料也会随之而异。也便是说，若是用了A厂商的器件，只要他们有才能供给他们器件精确模子材料，由于不别的人会比他们更清晰他们的器件是由何种工艺做出来的。若是厂商所供给的IBIS不精确， 只能不时请求该厂商改良才是底子处置之道。

Q:
凡是Protel比拟风行，市道上的书也多。请先容一下Protel,PowerPCB,orCAD等软件的好坏和适用场所。感激。 
A:
我不太多利用这些软件的经历, 以下仅供给几个比拟的标的目的：
1、利用者的接口是不是轻易操纵；
2、推挤线的才能(此项干系到绕线引擎的强弱)；
3、铺铜箔编辑铜箔的难易；
4、走线法则设定是不是合适设想请求；
5、机构图接口的品种；
6、整机库的建立、办理、挪用等是不是轻易；
7、查验设想毛病的才能是不是完美；

Q:
起首感激专家对自己上一个题目的解答。此次想就教对仿真的题目。对RF电路的PCB仿真，出格是触及到EMC方面的仿真，咱们正在追求合适的东西。今朝在用的Agilent的ADS东西不少人感觉手艺撑持不够。 
A:
供给两个厂商给你参考：
1、APSim () 
2、Ansoft ()

Q:
（1）PROTEL98 中若何干涉干与主动布线的走向？（2）PROTEL98 中PCB板上已有手工布线，若何设置，在主动布线时才能不转变PCB板上已布好的线条？ 
A: 
抱歉，我不利用Protel的经历以是没法给你倡议。

Q:
当一块PCB板中有多个数/模功效块时，惯例做法是要将数/模地分隔，并别离在一点相连。如许，一块PCB板上的地将被朋分成多块，并且若何彼此毗连也大成题目。但有人接纳别的一种方式，即在确保数/模分隔规划，且数/模旌旗灯号走线彼此不穿插的环境下，全部PCB板地不做朋分，数/模地都连到这个地立体上，如许做有何事理，请专家指教。 
A: 
将数/模地分隔的缘由是由于数字电路在凹凸电位切换时会在电源和地发生噪声，噪声的巨细跟旌旗灯号的速率及电流巨细有关。若是地立体上不朋分且由数字地区电路所发生的噪声较大而摹拟地区的电路又很是靠近，则即便数模旌旗灯号不穿插， 摹拟的旌旗灯号仍然会被地噪声搅扰。也便是说数模地不朋分的体例只能在摹拟电路地区距发生大噪声的数字电路地区较远时利用。别的，数模旌旗灯号走线不能穿插的请求是由于速率稍快的数字旌旗灯号其前往电流途径(return current path)会尽能够沿着走线的下方四周的地流回数字旌旗灯号的泉源，若数模旌旗灯号走线穿插，则前往电流所发生的噪声便会呈现在摹拟电路地区内。

Q:
叨教专家GSM手机PCB设想有甚么请求和技能? 
A:
手机PCB设想上的挑衅在于两个处所：一是板面积小，二是有RF的电路。由于可用的板面积无穷，而又稀有个差别特征的电路地区，如RF电路、电源电路、 话音摹拟电路、普通的数字电路等，它们都各有差别的设想须要。
1、起首必须将RF与非RF的电路在板子上做恰当的区隔。由于RF的电源、地、及阻抗设想标准较严酷。
2、由于板面积小，能够须要用盲埋孔(blind/buried via)以增添走线面积。
3、注重话音摹拟电路的走线，不要被别的数字电路，RF电路等发生串扰景象。 除拉大走线间距外，也可利用ground guard trace按捺串扰。
4、恰当做地层的朋分， 出格摹拟电路的地要出格注重，不要被别的电路的地噪声搅扰。
5、注重各电路地区旌旗灯号的回流电流途径(return current path)， 防止增添串扰的能够性。

Q:
向您就教一下对DVB-S的噪声门限测试题目，请您就今朝内对噪声门限的测试做一综述，感激您的指导。 
A: 
抱歉，我不DVB-S (Digital Video Broadcasting)相干的设想经历与材料可供给给你。

Q:
近传闻一家以色列的公司Valor在内试推PCB layout的solution,不知该公司产物若何？ 
A:
抱歉，我不合适在这场所批评别的合作敌手的产物。我以为任何EDA软件产物合不适用与要设想的产物的特征有关。比方，所设想的产物其走线密度是不是很高，这能够对绕线引擎的推挤线功效有差别的须要。以下仅供给一些斟酌的标的目的：
1.利用者的接口是不是轻易操纵。
2.推挤线的才能(此项干系到绕线引擎的强弱)
3.铺铜箔编辑铜箔的难易
4.走线法则设定是不是合适设想请求
5.机构图接口的品种。
6.整机库的建立、办理、挪用等是不是轻易
7.查验设想毛病的才能是不是完美