Q:

叨教，摹拟电源处的滤波常常是用LC电路。可是，我发明偶然LC比RC滤波成果差，叨教这是为甚么，滤波时选用电感，电容值的体例是甚么？ 
A: 
LC与RC滤波成果的比拟必须斟酌所要滤掉的频带与电感值的挑选是不是得当。 由于电感的感抗(reactance)巨细与电感值和频次有关。若是电源的噪声频次较低，而电感值又不够大，这时候候滤波成果能够不如RC。可是，操纵RC滤波要支出的价钱是电阻自身会耗能，效力较差，且要注重所选电阻能蒙受的功率。
电感值的选用除斟酌所想滤掉的噪声频次外，还要斟酌刹时电流的反映才能。若是LC的输入端会有机遇须要刹时输入大电流，则电感值太大会障碍此大电流流经此电感的速率，增添纹波噪声(ripple noise)。
电容值则和所能容忍的纹波噪声标准值的巨细有关。纹波噪声值请求越小，电容值会较大。而电容的ESR/ESL也会有影响。
别的，若是这LC是放在开关式电源(switching regulation power)的输入端时，还要注重此LC所发生的顶点零点(pole/zero)对负反应节制(negative feedback control)回路不变度的影响。 
Q:
对lvds高压差分旌旗灯号，准绳上是布线等长、平行，但现实上较难实现，是不是能供给一些经历？贵公司产物是不是有试用版？ 
A:
差分旌旗灯号布线时请求等长且平行的缘由有以下几点：
1.平行的目标是要确保差分阻抗的完全性。平行间距差别的处所就即是是差分阻抗不持续。
2.等长的目标是想要确保时序(timing)的切确与对称性。由于差分旌旗灯号的时序跟这两个旌旗灯号穿插点(或相对电压差值)有关，若是不等长，则此穿插点不会呈此刻旌旗灯号振幅(swing amplitude)的中间，也会形成相邻两个时候间隔(time interval)错误称，增添时序节制的难度。
3.不等长也会增添共模(common mode)旌旗灯号的成份，影响旌旗灯号完全性(signal integrity)。

Q:
在电路板尺寸牢固的环境下，若是设想中须要包容更多的功效，就常常须要前进PCB的走线密度，可是如许有能够致使走线的彼此搅扰加强，同时走线细致也使阻抗没法下降，请专家先容在高速（>100MHz)高密度PCB设想中的技能? 
A: 
在设想高速高密度PCB时，串扰(crosstalk interference)确切是要出格注重的，由于它对时序(timing)与旌旗灯号完全性(signal integrity)有很大的影响。以下供给几个注重的处所：
1.节制走线特征阻抗的持续与婚配。
2.走线间距的巨细。普凡是看到的间距为两倍线宽。能够透过仿真来晓得走线间距对时序及旌旗灯号完全性的影响，找出可容忍的小间距。差别芯片旌旗灯号的成果能够差别。
3.挑选恰当的端接体例。
4.防止高低相邻两层的走线标的目的不异，乃至有走线恰好高低重迭在一路，由于这类串扰比同层相邻走线的景象还大。
5.操纵盲埋孔(blind/buried via)来增添走线面积。可是PCB板的建造本钱会增添。
在现实履行时确切很难到达完全平行与等长，不过仍是要尽能够做到。除此以外，能够预留差分端接和共模端接，以和缓对时序与旌旗灯号完全性的影响。
若对蔽公司的Expedition系列产物有乐趣，请电21-64159380，会有专人为您办事。

Q:
此刻有哪些PCB设想软件,若何用PROTEL99公道的设想合适本身请求的PCB.比方若何知足高频电路的请求,若何斟酌电路知足抗搅扰的请求? 感谢!! 
A: 
我不操纵Protel的经历，以下仅就设想道理来会商。
高频数字电路首要是斟酌传输线效应对旌旗灯号品质与时序(timing)的影响。如特征阻抗的持续与婚配，端接体例的挑选，拓朴(topology)体例的挑选，走线的长度与间距，时钟(或strobe)旌旗灯号skew的节制等。
若是器件已牢固，普通抗搅扰的体例是拉大间距或加ground guard traces

Q:
叨教板子设想好，出产出来，DEBUG应从那几个方面动手。 
A: 
就数字电路而言，起首先依序肯定三件任务：
1.确认一切电源值的巨细均到达设想所需。有些多重电源的系统能够会请求某些电源之间起来的挨次与快慢有某种标准。
2.确认所偶然钟旌旗灯号频次都任务普通且旌旗灯号边缘上不非枯燥(non-monotonic)的题目。
3.确认reset旌旗灯号是不是到达标准请求。
这些都普通的话，芯片应当要收回一个周期(cycle)的旌旗灯号。接上去遵照系统运作道理与bus protocol来debug。

Q:
叨教恰当挑选PCB与外壳接地的点的准绳是甚么？别的，普通PCB LAYOUT工程师老是按照DESIGN GUIDE/LAYOUT GUIDELINE做，我想领会普通拟定GUIDE的是硬件/系统工程师，仍是资深PCB工程师？谁应当对板级系统的机能负首要义务。感谢！ 
A:
与外壳接地点挑选的准绳是操纵chassis ground供给低阻抗的途径给回流电流(returning current)及节制此回流电流的途径。比方，凡是在高频器件或时钟发生器四周能够借牢固用的螺丝将PCB的地层与chassis ground做毗连，以尽能够削减全部电流回路面积，也就削减电磁辐射。
谁应当担任拟定guideline能够每个公司有差别的环境而有差别支配。Guideline的拟定必须对全部系统、芯片、电路举措道理有充实的领会，才能拟定出合适电气标准且可实现的guideline。以是，以我小我的概念，硬件系统工程师仿佛较合适这个脚色。固然，资深PCB工程师能够供给在现实实现时的经历，使得这guideline能够实现的更好。

Q:
您能比拟一下CandenceInnovedaMentorZuken公司各自的主动布线及SI仿真东西吗？有不测试目标呢？ 
A: 
凡是各公司主动布线引擎的算法多几多少城市有各自较喜好的绕线形式，若是所测试的板子的绕线形式较合适某种算法，则那一个东西所表现的成果能够会较好，这也是为甚么每家公司都有他们各自的数据来传播鼓吹他们的主动布线是好的。以是，好的测试体例便是用贵公司的设想在各家主动布线东西下去跑。测试的指针有绕线的实现率及所花的时候。
仿真东西主要的是仿真引擎的切确度及对线路的模子与算法是不是合适贵公司设想的须要。比方，若是所设想的时钟频次为400MHz，这时候候仿真东西可否供给准确的AC loss模子就很主要。别的可斟酌操纵者接口是不是便利操纵，是不是有定制化(customization)的体例，利于batch run。

Q:
我想叨教一个题目:因觉机械布的不快意,调剂起来反而费时。我普通是用的手工布线,此刻搞的PCB板多数要用引脚密度较大的贴片封装芯片,并且带总线的(ABUS,DBUS,CBUS等),因任务频次较高,故引线要尽能够短.天然的便是很密的旌旗灯号线匀布在小规模面积的板子上。我现感受到花的时候较多的是调剂这些密度大的旌旗灯号线, 一是调剂线间的间隔,使之尽能够的平均。由于在布线的进程中,普通的都时不断的要改线。每改一次都要从头平均每根已布好的线的间距。越是布到后，这类环境越是多。 二是调剂线的宽度,使之在必然宽度中尽能够的容下新増加的线。普通一条线上有良多曲折,一个弯便是一段,手工调剂只能一段一段地调剂,调剂起来也费时候。 我想若是在布线的进程中,能按我的思绪先粗粗地手工拉线,完了今后, 软件能从这两个方面帮我主动地调剂。或是即使已布完，如要改线，也是粗粗地改一下，而后让软件调剂。乃至，到后我觉的须要调剂元件的封装，也便是说整片布线都须要调剂，都让软件来干。那样就要快多了.我用的是Protel98。我晓得这软件能做主动平均调剂元件封装的间隔而不能主动调剂线距和线宽。能够是此中的一些功效我还不会用,或是有其余甚么方式,在此就教一下。 
A:
线宽和线距是影响走线密度此中两个主要的身分。普通在设想任务频次较高的板子时，布线之前须要先决议走线的特征阻抗。在PCB迭层牢固的环境下，特征阻抗会决议出合适的线宽。而线距则和串扰(Crosstalk)巨细有相对的干系。小能够接管的线距决议于串扰对旌旗灯号时候提早与旌旗灯号完全性的影响是不是能接管。这小线距可由仿真软件做预仿真(pre-simulation)获得。也便是说，在布线之前，须要的线宽与小线距应当已决议好了，并且不能随便变动，由于会影响特征阻抗和串扰。这也是为什幺大局部的EDA布线软件在做主动布线或调剂时不会去动线宽和小线距。
若是这线宽和小线距已设定幸亏布线软件，则布线调剂的便利与否就看软件绕线引擎的才能强弱而定。若是您对蔽公司Expedition有乐趣试看看咱们的绕线引擎，请电21-64159380，会有专人为您办事。

Q:
我公司筹算接纳柔性电路板设想来处理小型成像系统中旌旗灯号传递和电路板互接的题目。叨教刚柔板设想是不是须要公用设想软件与标准？别的内那边能够承接该类电路板加工？感谢。 
A:
能够用普通设想PCB的软件来设想柔性电路板(Flexible Printed Circuit)。一样用Gerber格局给FPC厂商出产。由于建造的工艺和普通PCB差别，各个厂商会根据他们的建造才能会对小线宽、小线距、小孔径(via)有其限定。除此以外，可在柔性电路板的转机处铺些铜皮加以补强。至于出产的厂商可上网”FPC”当关头词查问应当能够找到。

Q:
能先容一些外的今朝对高速PCB设想程度、加工才能、加工程度、加工材质和相干的手艺册本和资料吗？ 
A: 
此刻高速数字电路的利用有通讯网路和计较机等相干范畴。在通讯网路方面，PCB板的任务频次已达GHz高低，迭层数就我所知有到40层之多。计较机相干利用也由于芯片的前进，不管是普通的PC或办事器(Server)，板子上的高任务频次也已到达400MHz (如Rambus) 以上。因应这高速高密度走线须要，盲埋孔(blind/buried vias)、mircrovias及build-up制程工艺的须要也垂垂愈来愈多。 这些设想须要都有厂商可大批出产。
以下供给几本不错的手艺册本：
1.Howard W. Johnson，“High-Speed Digital Design – A Handbook of Black Magic”；
2.Stephen H. Hall，“High-Speed Digital System Design”；
3.Brian Yang，“Digital Signal Integrity”；

Q:
我感觉旌旗灯号线特征阻抗的微带线和带状线模子都是要参考地立体的，此刻我想问一下，若是旌旗灯号线下面的铜皮都被掏空，不参考的地立体，该若何计较顶层的旌旗灯号线的特征阻抗？别的，我看一些资料写在消弭旌旗灯号线上噪声方面，电源立体也能够和地立体起不异的感化，是吗？ 
A:
不参考立体时电场与磁场的互动干系与有参考立体时差别，而这互动干系会影响到特征阻抗的值。此刻绝大局部特征阻抗的计较公式都是假定有参考立体的， 我还没看到这类无参考立体的特征阻抗公式。可是，能够用TDR (Time Domain Reflectometer)对现实的板子做量测来获得无参考立体的特征阻抗。
旌旗灯号线上的噪声发生的缘由是别的线上的旌旗灯号所发生的电场和磁场的能量经过mutual inductance及mutual capacitance而传到被传染的旌旗灯号线上。电源立体和地立体根基上都是金属立体，以是对电场磁场都有屏障效应(shielding effect)。